Skip to content

GabrielC248/FPGAs_Atividade_01

Repository files navigation

Comparador de 2 Bits

  • Desenvolvedor: Gabriel Cavalcanti Coelho;
  • Matrícula: TIC370101612;

Descrição:

Esta atividade tem como objetivo implementar, simular e analisar um circuito comparador de números binários com 2 bits. O circuito foi descrito em SystemVerilog utilizando submódulos para as portas lógicas NOT, XOR e AND, conforme solicitado na atividade.

About

Comparador de 2 Bits em SystemVerilog

Topics

Resources

Stars

Watchers

Forks

Releases

No releases published

Packages

No packages published